(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-170935 (P2002-170935A)

(43)公開日 平成14年6月14日(2002.6.14)

(51) Int.Cl.7

識別記号

FΙ

テーマコード(参考)

H01L 27/105

H01L 27/10

444B 5F083

審査請求 未請求 請求項の数10 OL (全 23 頁)

(21)出願番号

特願2000-365276(P2000-365276)

(22)出願日

平成12年11月30日(2000.11.30)

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 本多 利行

大阪府高槻市幸町1番1号 松下電子工業

株式会社内

(74)代理人 100077931

弁理士 前田 弘 (外7名)

Fターム(参考) 5F083 AD21 FR02 GA09 GA12 JA36


KA01 KA05 KA19 LA02 LA12 LA16 LA19 LA21 MA06 MA17

MA20 ZA08

(54) 【発明の名称】 強誘電体メモリ

(57) 【要約】

【課題】 強誘電体メモリセルの面積の低減を図る。 【解決手段】 プレート線101a~101dは、ワード線方向に隣接する強誘電体メモリセル108の強誘電体キャパシタの上をワード線方向に延びている。 ビット線コンタクト107は、ビット線方向に隣接するプレート線101a~101d同士の間で且つワード線方向に隣接する強誘電体キャパシタのストレージノード104a~104d同士の間の領域に配置されている。 プレート線101a~101dにおけるビット線コンタクト107の近傍部には切り欠き部が形成されている。 トランジスタの活性領域106は、ワード線方向と交差し且つビット線方向と交差するように延びている。



【特許請求の範囲】

• • • • •

【請求項1】 トランジスタ及び強誘電体キャパシタを 有する複数のメモリセルがマトリックス状に配置されて なる強誘電体メモリであって、

プレート線は、前記複数のメモリセルのうちワード線方 向に隣接するメモリセルの前記強誘電体キャパシタの上 をワード線方向に延びており、

ビット線と前記トランジスタの活性領域とを接続するビット線コンタクトは、ビット線方向に隣接する前記プレート線同士の間で且つワード線方向に隣接する前記強誘電体キャパシタ同士の間の領域に配置されており、

前記プレート線における前記ビット線コンタクトの近傍 部には切り欠き部が形成されており、

前記複数のメモリセルの前記トランジスタの活性領域 は、ワード線方向と交差し且つビット線方向と交差する ように延びていることを特徴とする強誘電体メモリ。

【請求項2】 トランジスタ及び強誘電体キャパシタを 有する複数のメモリセルがマトリックス状に配置されて なる強誘電体メモリであって、

前記複数のメモリセルのうちワード線方向に隣接する1 組のメモリセルの前記強誘電体キャパシタはビット線方 向に互いにオフセットするように配置されており、

ワード線は、前記1組のメモリセルの前記トランジスター に対して共通に設けられており、

プレート線は、前記1組のメモリセルの前記強誘電体キャパシタに対して共通に設けられており、

ビット線と前記トランジスタの活性領域とを接続するビット線コンタクトは、ビット線方向に隣接する前記プレート線同士の間に配置されていることを特徴とする強誘 電体メモリ。

【請求項3】 トランジスタ及び強誘電体キャパシタを 有する複数のメモリセルがマトリックス状に配置されて なる強誘電体メモリであって、

前記複数のメモリセルのうちワード線方向に隣接する1 組のメモリセルの前記強誘電体キャパシタはビット線方 向に互いにオフセットするように配置されており、

ワード線は、前記1組のメモリセルの前記トランジスタ に対して共通に設けられており、

プレート線は、前記1組のメモリセルの各メモリセルの 前記強誘電体キャパシタ毎に設けられており、

ビット線と前記トランジスタの活性領域とを接続するビット線コンタクトは、前記1組のメモリセルと対応する 複数のプレート線からなるプレート線群同士の間に配置 されていることを特徴とする強誘電体メモリ。

【請求項4】 トランジスタ及び強誘電体キャパシタを 有する複数のメモリセルがマトリックス状に配置されて なる強誘電体メモリであって、

前記複数のメモリセルのうちワード線方向に隣接する1 組のメモリセルの前記強誘電体キャパシタはビット線方 向に互いにオフセットするように配置されており、 プレート線は、前記1組のメモリセルの前記強誘電体キャパシタに対して共通に設けられており、

ビット線と前記トランジスタの活性領域とを接続するビット線コンタクトは、前記プレート線に対するビット線 方向の両側に配置されていることを特徴とする強誘電体 メモリ。

【請求項5】 トランジスタ及び強誘電体キャパシタを 有する複数のメモリセルがマトリックス状に配置されて なる強誘電体メモリであって、

10 前記複数のメモリセルの前記トランジスタの活性領域は、前記強誘電体キャパシタ同士の間をビット線方向に延びており、

ワード線は、前記活性領域における前記強誘電体キャパシタ同士の間をビット線方向に延びる領域の上に形成され相対的に広い幅を有するゲート電極部と、前記強誘電体キャパシタのビット線方向に形成され相対的に狭い幅を有する配線部とを有していることを特徴とする強誘電体メモリ。

【請求項6】 前記活性領域は折れ曲がった形状を有し ひいることを特徴とする請求項5に記載の強誘電体メモリ。

【請求項7】 トランジスタ及び強誘電体キャパシタを 有する複数のメモリセルがマトリックス状に配置されて なる強誘電体メモリであって、

前記複数のメモリセルを構成する複数の前記強誘電体キャパシタのうち、ビット線コンタクトを介してビット線方向に隣接する強誘電体キャパシタ同士はワード線方向にオフセットしていない一方、ビット線コンタクトを介することなくビット線方向に隣接する強誘電体キャパシタ同士はワード線方向にオフセットするように配置されており、

前記複数のメモリセルのトランジスタの活性領域は、ワード線方向に隣接する前記強誘電体キャパシダ同士の間をビット線方向に延びており、

ワード線は、前記活性領域の上に形成され相対的に広い 幅を有するゲート電極部と、前記強誘電体キャパシタの ビット線方向に形成され相対的に狭い幅を有する配線部 とを有していることを特徴とする強誘電体メモリ。

【請求項8】 トランジスタ及び強誘電体キャパシタを 40 有する複数のメモリセルがマトリックス状に配置されて なる強誘電体メモリであって、

前記複数のメモリセルのうちワード線方向に隣接する一 対のメモリセルの前記強誘電体キャパシタはビット線方 向にオフセットするように配置されており、

プレート線は、前記一対のメモリセルの前記強誘電体キャパシタに対して共通に設けられており、

ワード線は、前記一対のメモリセルの前記トランジスタ に対して共通に設けられていると共に、前記一対のメモ リセルの前記強誘電体キャパシタ同士に形成されている ことを映像とする強誘なメエリ

50 ことを特徴とする強誘電体メモリ。

【請求項9】 トランジスタ及び強誘電体キャパシタを 有する複数のメモリセルがマトリックス状に配置されて なる強誘電体メモリであって、

前記複数のメモリセルのうちワード線方向に隣接する一 対のメモリセルの前記強誘電体キャパシタはビット線方 向にオフセットするように配置されており、

前記一対のメモリセルのうちの一方のメモリセルの前記トランジスタの活性領域は、前記一対のメモリセルのうちの他方のメモリセルの前記強誘電体キャパシタ同士の間を前記他方のメモリセルのプレート線と交差してビッ 10ト線方向に延びており、

前記一方のメモリセルの前記トランジスタに対して第1 のワード線が設けられていると共に、前記他方のメモリ セルの前記トランジスタに対して第2のワード線が設け られており、

前記第2のワード線は、前記一方のメモリセルのトランジスタの活性領域と交差する領域においては、該活性領域をオフ状態にさせることがない程度に狭い幅に形成されていることを特徴とする強誘電体メモリ。

【請求項1.0】 トランジスタ及び強誘電体キャパシタ 20 を有する複数のメモリセルがマトリックス状に配置されてなる強誘電体メモリであって、

ビット線は、前記複数のメモリセルのうちワード線方向 に隣接する一対のメモリセルの前記強誘電体キャパシタ 同士の間をビット線方向に延びる活性領域からなると共 に、前記複数のメモリセルの前記トランジスタの活性領 域と一体に形成されており、

ワード線は、前記ビット線の上に形成され、前記ビット 線をオフ状態にさせることがない狭い幅の配線部と、前 記トランジスタの活性領域の上に形成され、前記配線部 30 よりも幅が広いゲート電極部とを有している。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、トランジスタ及び 強誘電体キャパシタを有する複数のメモリセルがマトリ ックス状に配置されてなる強誘電体メモリに関する。

[0002]

【従来の技術】図25は、第1、第2の従来例及び本発明の各実施形態に係る強誘電体メモリの回路構成を示しており、図25に示すように、強誘電体メモリセルは、1つのトランジスタと1つの強誘電体キャパシタとを有する1トランジスタ1キャパシタ型である。強誘電体メモリセルを構成するトランジスタのゲート電極はワード線に接続されていると共に、該トランジスタのドレイン電極はビット線に接続されている。また、強誘電体メモリセルを構成するキャパシタの一方の電極はプレート線に接続されていると共に、該キャパシタの他方の電極はトランジスタのソース電極に接続されている。これにより、強誘電体メモリセルは、プレート線、ワード線及びビット線に印加される各信号によって制御される。

【0003】(第1の従来例)以下、第1の従来例に係る強誘電体メモリについて、図26、図27及び図28を参照しながら説明する。

【0004】図26及び図27は第1の従来例に係る強誘電体メモリセルアレイのレイアウトを示し、図28は図26及び図27におけるD-D線の断面構造を示している。尚、図27は、図26に示すレイアウトから、活性領域、ワード線、ビット線コンタクト及びストレージノードコンタクトのみを抜き出して示している。

【0005】図26、図27及び図28において、11 a、11b、11c、11dは強誘電体キャパシタの上 部電極からなるプレート線を示し、12a、12b、1 2 c、12 d は多結晶シリコンよりなりアクセストラン ジスタのゲート電極からなるワード線を示し、13a、 13b、13c、13dはアルミニウム配線からなるビ ット線を示し、14a、14b、14c、14dは強誘 電体キャパシタの下部電極からなる強誘電体メモリセル のストレージノードを示し、18は1トランジスタ1キ ャパシタ型の1ビットの強誘電体メモリセルを示し、1 9は強誘電体メモリセル18を構成するトランジスタを 示している。また、15はストレージノード14a、1 4 b、14 c、14 dと、トランジスタ19の活性領域 16とを接続するストレージノードコンタクトを示し、 17は、ビット線13a、13b、13c、13dと、 トランジスタ19の活性領域16とを接続するビット線 コンタクトを示している。

【0006】図26において、a1 は、ビット線コンタクト17を介して隣接するプレート線11a、11b間の距離である第1のプレート線間距離を示し、b1は、ストレージノード14aを含むプレート線11a、11bの線幅を示し、c1は、ビット線コンタクト17を介することなく隣接するプレート線11b、11c間の距離である第2のプレート線間距離を示している。

【0007】図26に示すように、ストレージノードコンタクト15とビット線コンタクト17とは、活性領域16により最短距離で配置されている。

【0008】 (第2の従来例)以下、第2の従来例に係る強誘電体メモリについて、図29、図30及び図31を参照しながら説明する。

7 【0009】図29及び図30は第2の従来例に係る強 誘電体メモリセルアレイのレイアウトを示し、図31は 図29及び図30におけるE-E線の断面構造を示して いる。尚、図30は、図29に示すレイアウトから、活 性領域、ワード線、ビット線コンタクト及びストレージ ノードコンタクトのみを抜き出して示している。

【0010】図29、図30及び図31において、21 a、21b、21c、21dは強誘電体キャパシタの上部電極からなるプレート線を示し、22a、22b、2 2c、22dは多結晶シリコンよりなりアクセストランジスタのゲート電極からなるワード線を示し、23a、

5

23b、23c、23dはアルミニウム配線からなるビット線を示し、24a、24b、24c、24dは強誘電体キャパシタの下部電極からなる強誘電体メモリセルのストレージノードを示し、28は1トランジスタ1キャパシタからなる1ビットの強誘電体メモリセルを示し、29は強誘電体メモリセル28を構成するトランジスタを示している。また、25はストレージノード24a、24b、24c、24dと、トランジスタ29の活性領域26とを接続するストレージノードコンタクトを示し、27は、ビット線23a、23b、23c、23dと、トランジスタ29の活性領域26とを接続するビット線コンタクトを示している。

【0011】図29において、a2は、ビット線コンタクト27を介して隣接するプレート線21a、21b間の距離である第1のプレート線間距離を示し、b1は、ストレージノード24aを含むプレート線21a、21bの線幅を示し、c1は、ビット線コンタクト27を介することなく隣接するプレート線21b、21c間の距離である第2のプレート線間距離を示し、dは、ワード線22aの一方の側端からビット線コンタクト27の中20心までの距離を示し、eは、ワード線22aの線幅を示し、fは、ワード線22aの他方の側端からストレージノードコンタクト25の中心までの距離を示している。尚、第2の従来例における第1のプレート線間距離a2は、プレート線21a、21bの加工により得られる最小の距離ではない。

【0012】ところで、ストレージノードコンタクト25とビット線コンタクト27との距離は、活性領域26により最短に設定されており、ワード線22aの線幅eと、ワード線22aの一方の側端からビット線コンタクト27の中心までの距離dと、ワード線22aの他方の側端からストレージノードコンタクト25の中心までの距離fとの合計である。

[0013]

【発明が解決しようとする課題】 (第1の従来例の課題) 第1の従来例においては、強誘電体メモリセル18のビット線方向の長さL11は、L11=a1/2+b1+c1/2で与えられる。

【0014】従って、強誘電体メモリセル18のワード 線方向の長さをW11とすると、強誘電体メモリセル1 8の面積S11は、S11=L11×W11=(a1/ 2+b1+c1/2)×W11で与えられる。

【0015】通常、プレート線11a、11b、11 c、11dのビット線コンタクト側の端面と、ビット線コンタクト17との間には、両者の短絡を防止するために、所定の間隔が必要である。このため、ビット線コンタクト17を介して隣接するプレート線11a、11b間の第1のプレート線間距離a1 は、ビット線コンタクト17を介することなく隣接するプレート線11b、11c間の第2のプレート線間距離c1よりも大きくた

ってしまうので、a1>c1の関係がある。

【0016】従って、第1の従来例における強誘電体メモリセル18の面積S11は、全てのプレート線間距離が第2のプレート線間距離c1 と等しい場合に比べて、つまりa1=c1の場合に比べて、大きくなってしまうという問題がある。

【0017】また、第1の従来例においては、強誘電体メモリセル18のデータを読み書きする際にプレート線11aにワード線12aを介して接続されるビット線13a、13b、13c、13dは全て同時に使用される。この場合、各ビット線13a、13b、13c、13dは互いに隣接しているため、ビット線間に存在する容量に起因してノイズが発生し、これによって、誤動作が起こり易いという問題もある。

【0018】 (第2の従来例の課題) 第2の従来例においては、強誘電体メモリセル28のビット線方向の長さ L12は、L12=d+e+f+b1/2+c1/2で与えられる。

【0019】ビット線コンタクト27を介して隣接するプレート線21a、21b間の第1のプレート線間距離a2 の最小値は、第1の従来例における第1のプレート線間距離a1 と等しくなるから、d+e+f=a2/2+b1/2>a1/2+b1/2の関係がある。

【0020】この関係と、第1の従来例で示したa1> c1の関係とから、d+e+f=a2/2+b1/2> c1/2+b1/2の関係が得られる。

【0021】近年の傾向として半導体デバイスの微細化に伴って動作電圧の低電圧化が進んでいるが、強誘電体キャパシタは低電圧下では十分な動作が行えない。従って、周辺回路の動作電圧よりも高い電圧を強誘電体キャパシタに印加する必要があるので、強誘電体メモリセルを構成するトランジスタとしては、周辺回路に配置されるトランジスタに比べて、ゲート長がより大きくてより高い電圧で動作するトランジスタを使用する必要がある。

【0022】しかしながら、第2の従来例において、トランジスタ29のゲート長(=ワード線22aの線幅: e)を大きくすると、強誘電体メモリセル28の面積ひいては強誘電体メモリセルアレイの面積の増大を招くという問題がある。

【0023】前記に鑑み、本発明は、強誘電体メモリセルの面積の低減を図ることを第1の目的とし、トランジスタのゲート長を大きくしても、強誘電体メモリセルの面積の増大を招かないようにすることを第2の目的とする。

[0024]

間の第1のプレート線間距離a1 は、ビット線コンタ 【課題を解決するための手段】前記第1の目的を違成す クト17を介することなく隣接するプレート線11b、 るため、本発明に係る第1の強誘電体メモリは、トラン 11c間の第2のプレート線間距離c1よりも大きくな 50 ジスタ及び強誘電体キャパシタを有する複数のメモリセ

ルがマトリックス状に配置されてなる強誘電体メモリを対象とし、プレート線は、複数のメモリセルのうちワード線方向に隣接するメモリセルの強誘電体キャパシタの上をワード線方向に延びており、ビット線とトランジスタの活性領域とを接続するビット線コンタクトは、ビット線方向に隣接するプレート線同士の間で且つワード線方向に隣接する強誘電体キャパシタ同士の間の領域に配置されており、プレート線におけるビット線コンタクトの近傍部には切り欠き部が形成されており、複数のメモリセルのトランジスタの活性領域は、ワード線方向と交 10 差し且つビット線方向と交差するように延びている。

【0025】第1の強誘電体メモリによると、プレート線におけるビット線コンタクトの近傍部には切り欠き部が形成されていると共に、トランジスタの活性領域はワード線方向と交差し且つビット線方向と交差するように延びているため、第1の従来例に比べて、メモリセルのビット線方向の長さを短くできるので、メモリセルの面積ひいてはメモリセルアレイの面積を低減することができる。

【0026】前記の第1の目的を達成するため、本発明に係る第2の強誘電体メモリは、トランジスタ及び強誘電体キャパシタを有する複数のメモリセルがマトリックス状に配置されてなる強誘電体メモリを対象とし、複数のメモリセルのうちワード線方向に隣接する1組のメモリセルの強誘電体キャパシタはビット線方向に互いにオフセットするように配置されており、プレート線は1組のメモリセルの強誘電体キャパシタに対して共通に設けられており、ビット線とトランジスタの活性領域とを接続するビット線コンタクトは、ビット線方向に隣接するプレート線同士の間に配置されている。

【0027】第2の強誘電体メモリによると、ワード線方向に隣接する1組のメモリセルの強誘電体キャパシタはビット線方向に互いにオフセットするように配置されているため、第1の従来例に比べて、メモリセルのワード線方向の長さは大きく低減する。また、プレート線は1組のメモリセルの強誘電体キャパシタに対して共通に設けられていると共に、ビット線コンタクトはプレート線同士の間に配置されているため、メモリセルのビット線方向の長さは、第1の従来例に比べて、メモリセルのワード線方向の長さが低減する割合の逆数よりも小さい40程度にしか増加しない。従って、第1の従来例に比べて、メモリセルの面積ひいてはメモリセルアレイの面積を低減することができる。

【0028】前記第1の目的を達成するため、本発明に 係る第3の強誘電体メモリは、トランジスタ及び強誘電 体キャパシタを有する複数のメモリセルがマトリックス 状に配置されてなる強誘電体メモリを対象とし、複数の メモリセルのうちワード線方向に隣接する1組のメモリ セルの強誘電体キャパシタはビット線方向に互いにオフ セットするように配置されており、ワード線は1組のメ モリセルのトランジスタに対して共通に設けられており、プレート線は1組のメモリセルの各メモリセルの強誘電体キャパシタ毎に設けられており、ビット線とトランジスタの活性領域とを接続するビット線コンタクトは、1組のメモリセルと対応する複数のプレート線からなるプレート線群同士の間に配置されている。

【0029】第3の強誘電体メモリによると、ワード線方向に隣接する1組のメモリセルの強誘電体キャパシタはビット線方向に互いにオフセットするように配置されているため、第1の従来例に比べて、メモリセルのワード線方向の長さは大きく低減する。また、ビット線コンタクトは、1組のメモリセルと対応する複数のプレート線からなるプレート線群同士の間に配置されているため、メモリセルのビット線方向の長さは、第1の従来例に比べて、メモリセルのワード線方向の長さが低減する割合の逆数よりも小さい程度にしか増加しない。従って、第1の従来例に比べて、メモリセルの面積ひいてはメモリセルアレイの面積を低減することができる。

【0030】第3の強誘電体メモリにおいては、プレート線は1組のメモリセルの各メモリセルの強誘電体キャパシタ毎に設けられているため、第2の強誘電体メモリに比べて、メモリセルのビット線方向の長さは大きくなるが、1組のメモリセルの強誘電体キャパシタに信号を送るビット線同士はプレート線を共用しない。このため、第1の従来例の課題の項において説明した、ビット線間に存在する容量に起因するノイズの発生を防止できるので、ノイズに起因する誤動作を防止することができる。

【0031】前記第1の目的を達成するため、本発明に 係る第4の強誘電体メモリは、トランジスタ及び強誘電 体キャパシタを有する複数のメモリセルがマトリックス 状に配置されてなる強誘電体メモリを対象とし、複数の メモリセルのうちワード線方向に隣接する1組のメモリ セルの強誘電体キャパシタはビット線方向に互いにオフ セットするように配置されており、プレート線は1組の メモリセルの強誘電体キャパシタに対して共通に設けら れており、ビット線とトランジスタの活性領域とを接続 するビット線コンタクトは、プレート線に対するビット 線方向の両側に配置されている。

40 【0032】第4の強誘電体メモリによると、ワード線方向に隣接する1組のメモリセルの強誘電体キャパシタはビット線方向に互いにオフセットするように配置されているため、第1の従来例に比べて、メモリセルのワード線方向の長さは大きく低減する。また、プレート線は1組のメモリセルの強誘電体キャパシタに対して共通に設けられていると共に、ビット線コンタクトはプレート線のビット線方向の両側に配置されているため、メモリセルのビット線方向の長さは、第1の従来例に比べて、メモリセルのワード線方向の長さが低減する割合の逆数50 よりも小さい程度にしか増加しない。従って、第1の従

.

来例に比べて、メモリセルの面積ひいてはメモリセルア レイの面積を低減することができる。

【0033】前記第2の目的を達成するため、本発明に 係る第5の強誘電体メモリは、トランジスタ及び強誘電 体キャパシタを有する複数のメモリセルがマトリックス 状に配置されてなる強誘電体メモリを対象とし、複数の メモリセルのトランジスタの活性領域は強誘電体キャパ シタ同士の間をビット線方向に延びており、ワード線 は、活性領域における強誘電体キャパシタ同士の間をビット線方向に延びる領域の上に形成され相対的に広い幅 を有するゲート電極部と、強誘電体キャパシタのビット 線方向に形成され相対的に狭い幅を有する配線部とを有 している。

【0034】第5の強誘電体メモリによると、ワード線は、活性領域における強誘電体キャパシタ同士の間をビット線方向に延びる領域の上に形成され相対的に広い幅を有するゲート電極部と、強誘電体キャパシタのビット線方向に形成され相対的に狭い幅を有する配線部とを有しているため、トランジスタのゲート長を第2の従来例のトランジスタのゲート長と同一寸法に設定しても、ワード線のゲート電極部及び配線部はいずれも、ワード線方向に延びるプレート線の領域から外側にはみ出さないように形成することができる。このため、第2の従来例に比べて、メモリセルのビット線方向の長さを小さくすることができるので、メモリセルの面積ひいてはメモリセルアレイの面積を低減することができる。

【0035】前記第2の目的を達成するため、本発明に 係る第6の強誘電体メモリは、トランジスタ及び強誘電 体キャパシタを有する複数のメモリセルがマトリックス 状に配置されてなる強誘電体メモリを対象とし、複数の メモリセルを構成する複数の強誘電体キャパシタのう ち、ビット線コンタクトを介してビット線方向に隣接す る強誘電体キャパシタ同士はワード線方向にオフセット していない一方、ビット線コンタクトを介することなく ビット線方向に隣接する強誘電体キャパシタ同士はワー ド線方向にオフセットするように配置されており、複数 のメモリセルのトランジスタの活性領域は、ワード線方 向に隣接する強誘電体キャパシタ同士の間をビット線方 向に延びており、ワード線は、活性領域の上に形成され 相対的に広い幅を有するゲート電極部と、強誘電体キャ パシタのビット線方向に形成され相対的に狭い幅を有す る配線部とを有している。

【0036】第6の強誘電体メモリによると、ワード線は、活性領域の上に形成され相対的に広い幅を有するゲート電極部と、強誘電体キャパシタのビット線方向に形成され相対的に狭い幅を有する配線部とを有しているため、トランジスタのゲート長を第2の従来例のトランジスタのゲート長と同一寸法に設定しても、ワード線のゲート電極部及び配線部はいずれも、ワード線方向に延びるプレート線の領域から外側にはみ出さないように形成50

することができる。このため、第2の従来例に比べて、 メモリセルのビット線方向の長さを小さくすることがで きるので、メモリセルの面積ひいてはメモリセルアレイ の面積を低減することができる。

【0037】前記第2の目的を達成するため、本発明に係る第7の強誘電体メモリは、トランジスタ及び強誘電体キャパシタを有する複数のメモリセルがマトリックス状に配置されてなる強誘電体メモリを対象とし、複数のメモリセルの強誘電体キャパシタはビット線方向にオフセットするように配置されており、プレート線は一対のメモリセルの強誘電体キャパシタに対して共通に設けられており、ワード線は、一対のメモリセルのトランジスタに対して共通に設けられていると共に、一対のメモリセルの強誘電体キャパシタ同士に形成されている。

【0038】第7の強誘電体メモリによると、プレート 線及びワード線が一対のメモリセルの強誘電体キャパシ タに対して共通に設けられていると共に、ワード線が一 対のメモリセルの強誘電体キャパシタ同士に形成されて いるため、トランジスタのゲート長を第2の従来例のト ランジスタのゲート長と同一寸法に設定しても、第2の 従来例に比べて、メモリセルのビット線方向の長さを小 さくすることができるので、メモリセルの面積ひいては メモリセルアレイの面積を低減することができる。

【0039】第7の強誘電体メモリにおいて、ワード線の線幅は、一対のメモリセルの強誘電体キャパシタ同士の間隔と同程度の大きさ以下に設定されていることが好ましい。

【0040】このようにすると、メモリセルのビット線方向の長さを一層小さくすることができるので、メモリセルの面積ひいてはメモリセルアレイの面積を一層低減することができる。

【0041】前記第2の目的を達成するため、本発明に 係る第8の強誘電体メモリは、トランジスタ及び強誘電 体キャパシタを有する複数のメモリセルがマトリックス 状に配置されてなる強誘電体メモリを対象とし、複数の メモリセルのうちワード線方向に隣接する一対のメモリ セルの強誘電体キャパシタはビット線方向にオフセット するように配置されており、一対のメモリセルのうちの 一方のメモリセルのトランジスタの活性領域は、一対の メモリセルのうちの他方のメモリセルの強誘電体キャパ シタ同士の間を他方の強誘電体メモリセルのプレート線 と交差してビット線方向に延びており、一方のメモリセ ルのトランジスタに対して第1のワード線が設けられて いると共に、他方のメモリセルのトランジスタに対して 第2のワード線が設けられており、第2のワード線は、 一方のメモリセルのトランジスタの活性領域と交差する 領域においては、該活性領域をオフ状態にさせることが ない程度に狭い幅に形成されている。

0 【0042】第8の強誘電体メモリによると、第2のワ

11

ード線は、一方のメモリセルのトランジスタの活性領域と交差する領域においては、該活性領域をオフ状態にさせることがない程度に狭い幅に形成されているため、トランジスタのゲート長を第2の従来例のトランジスタのゲート長と同一寸法に設定しても、第2の従来例に比べて、メモリセルのビット線方向の長さを小さくすることができるので、メモリセルの面積ひいてはメモリセルアレイの面積を低減することができる。

【0043】前記第2の目的を達成するため、本発明に 係る第9の強誘電体メモリは、トランジスタ及び強誘電 体キャパシタを有する複数のメモリセルがマトリックス 状に配置されてなる強誘電体メモリを対象とし、ビット 線は、複数のメモリセルのうちワード線方向に隣接する 一対のメモリセルの強誘電体キャパシタ同士の間をビット線方向に延びる活性領域からなると共に、複数のメモ リセルのトランジスタの活性領域と一体に形成されており、ワード線は、ビット線の上に形成されビット線をオ フ状態にさせることがない狭い幅の配線部と、トランジスタの活性領域の上に形成され配線部よりも幅が広いゲート電極部とを有している。

【0044】第9の強誘電体メモリによると、ワード線は、ビット線の上に形成されビット線をオフ状態にさせることがない狭い幅の配線部と、トランジスタの活性領域の上に形成され配線部よりも幅が広いゲート電極部とを有しているため、トランジスタのゲート長を第2の従来例のトランジスタのゲート長と同一寸法に設定しても、第2の従来例に比べて、メモリセルのビット線方向の長さを小さくすることができるので、メモリセルの面積ひいてはメモリセルアレイの面積を低減することができる。

[0045]

【発明の実施の形態】 (第1の実施形態)以下、第1の 実施形態に係る強誘電体メモリについて、図1、図2及 び図3を参照しながら説明する。

【0046】図1及び図2は第1の実施形態に係る強誘電体メモリセルアレイのレイアウトを示し、図3は図1及び図2におけるA-A線の断面構造を示している。尚、図2は、図1に示すレイアウトから、活性領域、ワード線、ビット線コンタクト及びストレージノードコンタクトのみを抜き出して示している。

【0047】図1、図2及び図3において、101a、101b、101c、101dは強誘電体キャパシタの上部電極からなるプレート線を示し、102a、102b、102c、102dは多結晶シリコンよりなりアクセストランジスタのゲート電極からなるワード線を示し、103a、103b、103c、103dはアルミニウム配線からなるビット線を示し、104a、104b、104c、104dは強誘電体キャパシタの下部電極からなる強誘電体メモリセルのストレージノードを示し、108は1トランジスタ1キャパシタ型の1ビット

の強誘電体メモリセルを示し、109は強誘電体メモリセル108を構成するトランジスタを示している。また、105aはストレージノード104aとトランジスタ109の活性領域106とを接続するストレージノードコンタクトを示し、107は、ビット線103aとトランジスタ109の活性領域106とを接続するビット線コンタクトを示している。

12

【0048】また、図1において、b1は、ストレージノード104a~104dを含むプレート線101a~101dの線幅を示し、c1は、ビット線コンタクト107を介することなく隣接するプレート線101b、101c間の距離である第1のプレート線間距離を示し、c2はビット線コンタクト107を介して隣接するプレート線101a、101b間の距離である第2のプレート線間距離を示している。

【0049】図1に示すように、プレート線101a~101dは、ワード線方向に隣接する強誘電体メモリセル108のストレージノード104a~104dの上をワード線方向(図1における左右方向)に延びている。

【0050】ビット線103a~103dは、ワード線方向に隣接する強誘電体メモリセルのストレージノード104a~104d同士の間をビット線方向(図1における上下方向)に延びている。

【0051】ビット線コンタクト107は、ビット線103aの下で且つビット線方向に隣接するプレート線(101a、101b)同士の間に配置されている。

【0052】プレート線101aにおけるビット線コンタクト107の近傍部には切り欠き部が形成されており、これによって、プレート線101aの側端とビット30 線コンタクト107との間には所定の間隔が確保されている

【0053】ワード線102aは、ストレージノードコンタクト105とビット線コンタクト107との間を折れ曲がりながらジグザグ状に延びている。

【0054】トランジスタ109の活性領域106は、ビット線方向に隣接する一対のストレージノードコンタクト105a、105bと、該一対のストレージノードコンタクト105a、105bに隣接するビット線コンタクト107とを結ぶようにL字状に形成されており、これによって、トランジスタ109の活性領域106は、ワード線方向と交差し且つビット線方向と交差するように延びている。

【0055】第1の実施形態においては、第2のプレート線間距離 c 2 は、第1のプレート線間距離 c 1 と等しく設定されている。

【0056】このため、強誘電体メモリセル108のビット線方向の長さL1は、L1=b1+c1で与えられる

極からなる強誘電体メモリセルのストレージノードを示 【0057】また、第1の従来例では、強誘電体メモリ し、108は1トランジスタ1キャパシタ型の1ビット 50 セル18のビット線方向の長さL11は、L11=a1 /2+b1+c1/2で与えられているので、第1の従 来例と第1の実施形態とでは、強誘電体メモリセルのビ ット線方向の長さの差L11-L1は、L11-L1= (a 1-c 1) / 2で与えられる。

【0058】前述のように、a1>c1の関係があるの で、L11>L1の関係が成り立つ。

【0059】従って、第1の実施形態における強誘電体 メモリセル108の面積は、第1の従来例における強誘 電体メモリセル18の面積よりも小さくなる。

【0060】 (第1の実施形態の変形例) 図4は、第1 の実施形態の変形例に係る強誘電体メモリセルアレイの レイアウトを示している。

【0061】第1の実施形態においては、トランジスタ 109の活性領域106は、ビット線方向に隣接する一 対のストレージノードコンタクト105a, 105b と、該一対のストレージノードコンタクト105a, 1 05bに隣接するビット線コンタクト107とを結ぶよ うにL字状に形成されていたが、変形例においては、ト ランジスタ109の活性領域106は、ビット線方向及 びワード線方向にそれぞれ隣接する、つまり斜め方向に 20 位置する一対のストレージノードコンタクト105a. 105bと、該一対のストレージノードコンタクト10 5a, 105b同士の間に位置するビット線コンタクト 107とを結ぶように直線状に形成されており、これに よって、トランジスタ109の活性領域106は、ワー ド線方向と交差し且つビット線方向と交差するように延 びている。

【0062】(第2の実施形態)以下、第2の実施形態 に係る強誘電体メモリについて、図5及び図6を参照し ながら説明する。

【0063】図5及び図6は第2の実施形態に係る強誘 電体メモリセルアレイのレイアウトを示している。尚、 図6は、図5に示すレイアウトから、活性領域、ワード 線、ビット線コンタクト及びストレージノードコンタク トのみを抜き出して示している。

【0064】図5及び図6において、201a、201 bは強誘電体キャパシタの上部電極からなるプレート線 を示し、202a、202bは多結晶シリコンよりなり アクセストランジスタのゲート電極からなるワード線を 示し、203a、203b、203c、203d、20 3e、203f、203g、203hはアルミニウム配 線からなるビット線を示し、204a、204b、20 4c, 204d, 204e, 204f, 204g, 20 4 h は強誘電体キャパシタの下部電極からなる強誘電体 メモリセルのストレージノードを示し、208は1トラ ンジスタ1キャパシタ型の1ビットの強誘電体メモリセ ルを示し、209a、209bは強誘電体メモリセル2 08を構成するトランジスタを示している。また、20 5はストレージノード204a~204hとトランジス タ209a、209bの活性領域206とを接続するス 50 la、202bの線幅b2は、b2<2b1+c1の関

トレージノードコンタクトを示し、207は、ビット線 203a~203hとトランジスタ209a、209b の活性領域206とを接続するビット線コンタクトを示 している。

【0065】また、図5において、a1は、ビット線コ ンタクト207を介して隣接するプレート線201a、 201b間の距離を示し、b1は第1の従来例における ストレージノードを含むプレート線12a、12bの線 幅を示し、b2は2行分のストレージノード204a~ 204hを含むプレート線201a、202bの線幅を 示し、c1はビット線方向に隣接する一対のストレージ ノード (204a、204b)、 (204c、204 d), (204e, 204f), (204g, 204 h) 同士の距離を示している。

【0066】図5に示すように、ワード線方向に隣接す る一対の強誘電体メモリセル208の強誘電体キャパシ タのストレージノード (204a、204b)、 (20 4c, 204d), (204e, 204f), (204 g、204h)はビット線方向にオフセットするように 配置されている。

【0067】尚、強誘電体メモリセル208のワード線 方向の長さは、第1の従来例に係る強誘電体メモリセル 18のワード線方向の長さの1/2に設定されている。

【0068】プレート線201a、201bは、ビット 線方向にオフセットする一対のメモリセルの強誘電体キ ャパシタのストレージノード204a~204hに対し て共通に設けられている。

【0069】ワード線202a、202bは、ビット線 方向にオフセットするように配置された強誘電体キャパ 30 シタの各ストレージノード204a~204hと対応す るトランジスタ209a、209bに対して共通に設け られている。

【0070】ビット線203a~203hは、各ストレ ージノード204a~204hの上を個別に延びてい る。

【0071】ビット線コンタクト207は、各ビット線 203a~203hの下で且つビット線方向に隣接する プレート線201a、201b同士の間に配置されてい

【0072】ところで、プレート線201a、202b と、ストレージノード204a~204hとは同じ材料 からなるため、加工可能な最小間隔は等しくなるので、 ビット線方向に隣接する一対のストレージノード(20 4a, 204b), (204c, 204d), (204 e、204f)、(204g、204h)同士の距離C 1は、第1の従来例における第2のプレート線間距離C 1と等しくなる。

【0073】第2の実施形態においては、2行分のスト レージノード204a~204hを含むプレート線20 . .

係を満たす。

【0074】従って、強誘電体メモリセル208のビット線方向の長さL2は、L2=a1/2+b2+c1/2<a1/2+b1+c1+c1/2の関係を満たす。

【0075】第2の実施形態に係る強誘電体メモリセル208のワード線方向の長さは、第1の従来例に係る強誘電体メモリセル18のワード線方向の長さW11の1/2であるから、第2の実施形態に係る強誘電体メモリセル208の面積S2は、S2=(a1/2+b2+c1/2)×W11/2<(a1/2+b1+c1/2)×W11/2<(a1/2+b1+c1/2)×W11-(a1-c1)×W11/4の関係を満たす。

【0076】前述のように、第1の従来例に係る強誘電体メモリセル18の面積S11は、S11=(a1/2+b1+c1/2)×W11であると共に、(a1-c1)は正の値であるから、第2の実施形態に係る強誘電体メモリセル208の面積S2は、第1の従来例に係る強誘電体メモリセル18の面積S11よりも小さくなる。

【0077】(第3の実施形態)以下、第3の実施形態 に係る強誘電体メモリについて、図7及び図8を参照し ながら説明する。

【0078】図7及び図8は第3の実施形態に係る強誘 電体メモリセルアレイのレイアウトを示している。尚、 図8は、図7に示すレイアウトから、活性領域、ワード 線、ビット線コンタクト及びストレージノードコンタク トのみを抜き出して示している。

【0079】図7及び図8において、301a、301 b、301c、301dは強誘電体キャパシタの上部電 極からなるプレート線を示し、302a、302bは多 結晶シリコンよりなりアクセストランジスタのゲート電 極からなるワード線を示し、303a、303b、30 3c, 303d, 303e, 303f, 303g, 30 3hはアルミニウム配線からなるビット線を示し、30 4a, 304b, 304c, 304d, 304e, 30 4f、304g、304hは強誘電体キャパシタの下部 電極からなる強誘電体メモリセルのストレージノードを 示し、308は1トランジスタ1キャパシタ型の1ビッ トの強誘電体メモリセルを示し、309a、309bは 強誘電体メモリセル308を構成するトランジスタを示 している。また、305はストレージノード304a~ 304hとトランジスタ309a、309bの活性領域 306とを接続するストレージノードコンタクトを示 し、307は、ビット線303a~303hとトランジ スタ309a、309bの活性領域306とを接続する ビット線コンタクトを示している。

【0080】図7において、a1は、ビット線コンタク レート線301aのみが駆動されるため、ワード線30 ト307を介して隣接するプレート線301b、301 50 2aを介してプレート線301aと接続されるのは、ビ

c間の距離である第1のプレート線間距離を示し、b1は、ストレージノード $304a\sim304h$ を含むプレート線 $301a\sim301d$ の線幅を示し、c1は、ビット線 $301a\sim301b$ 間の距離である第2のプレート線 $101a\sim301b$ 間の距離である第 $101a\sim301b$ 間の距離を示している。

16

【0081】図7に示すように、ワード線方向に隣接する一対の強誘電体メモリセル308の強誘電体キャパシタのストレージノード(304a、304b)、(304c、304d)、(304e、304f)、(304g、304h)はビット線方向にオフセットするように配置されている。

【0082】尚、強誘電体メモリセル308のワード線 方向の長さは、第1の従来例に係る強誘電体メモリセル 18のワード線方向の長さの1/2に設定されている。

【0083】ワード線302a、302bは、ビット線方向にオフセットするように配置された一対の強誘電体キャパシタの各ストレージノード304a~304hと対応するトランジスタ309a、309bに対して共通に設けられている。

【0084】プレート線301a、301bは、ワード 線方向の同一線上に位置する強誘電体キャパシタのスト レージノード(304a、304c、304e、304 g)、(304b、304d、304f、304h)に 対して個別に設けられている。すなわち、1本のワード 線302a、302bに対して、2本のプレート線30 1a、301bが設けられている。

【0085】第3の実施形態においては、強誘電体メモリセル308のビット線方向の長さL3は、L3=(a1/2)+2b1+c1+(c1/2)の関係を満たす

【0086】第3の実施形態に係る強誘電体メモリセル308のワード線方向の長さは、第1の従来例に係る強誘電体メモリセル18のワード線方向の長さW11の1/2であるから、第3の実施形態に係る強誘電体メモリセル308の面積S3は、S3=(a1/2+2b1+c1+c1/2)×W11/2<(a1/2+b1+c1/2)×W11-(a1-c1)×W11/4の関係を満たす。

0 【0087】前述のように、第1の従来例に係る強誘電体メモリセル18の面積S11は、S11=(a1/2+b1+c1/2)×W11であると共に、(a1-c1)は正の値であるから、第3の実施形態に係る強誘電体メモリセル308の面積S3は、第1の従来例に係る強誘電体メモリセル18の面積S11よりも小さくなる。

【0088】また、第3の実施形態においては、強誘電体メモリセル308のデータを読み書きする際には、プレート線301aのみが駆動されるため、ワード線30

ット線303a、303b、303c、303dであっ て、これらのビット線303a、303b、303c、 303 dは互いに隣接してない。また、例えばビット線 303aと、該ビット線303aに隣接するビット線3 03eとはプレート線を共用しない。従って、ノイズに よる誤動作は発生しない。

【0089】(第4の実施形態)以下、第4の実施形態 に係る強誘電体メモリについて、図9及び図10を参照 しながら説明する。

【0090】図9及び図10は第4の実施形態に係る強 誘電体メモリセルアレイのレイアウトを示している。 尚、図10は、図9に示すレイアウトから、活性領域、 ワード線、ビット線コンタクト及びストレージノードコ ンタクトのみを抜き出して示している。

【0091】図9及び図10において、401は強誘電 体キャパシタの上部電極からなるプレート線を示し、4 02a、402bは多結晶シリコンよりなりアクセスト ランジスタのゲート電極からなるワード線を示し、40 3a, 403b, 403c, 403d, 403e, 40 3 f、403g、403hはアルミニウム配線からなる ピット線を示し、404a、404b、404c、40 4d、404e、404f、404g、404hは強誘 電体キャパシタの下部電極からなる強誘電体メモリセル のストレージノードを示し、408は1トランジスタ1 キャパシタ型の1ビットの強誘電体メモリセルを示し、 409は強誘電体メモリセル408を構成するトランジ スタを示している。また、405はストレージノード4 04a~404hとトランジスタ409の活性領域40 6とを接続するストレージノードコンタクトを示し、4 07は、ビット線403a~403hとトランジスタ4 30 09の活性領域406とを接続するビット線コンタクト を示している。

【0092】また、図9において、a1はビット線コン タクト407を介して隣接するプレート線401間の距 離を示し、b1は第1の従来例におけるストレージノー ドを含むプレート線11a、11bの線幅を示し、b2 は2行分のストレージノード404a~404hを含む プレート線401a、402bの線幅を示し、c1はビ ット線方向に隣接する一対のストレージノード(404 a, 404b), (404c, 404d), (404 e、404f)、(404g、404h) 同士の距離を 示している。

【0093】図9に示すように、ワード線方向に隣接す る一対の強誘電体メモリセル408の強誘電体キャパシ タのストレージノード (404a、404b)、 (40 4c, 404d), (404e, 404f), (404 g、404h)はビット線方向にオフセットするように 配置されている。

【0094】尚、強誘電体メモリセル408のワード線 方向の長さは、第1の従来例に係る強誘電体メモリセル 50 様に、プレート線401におけるビット線コンタクト4

18のワード線方向の長さの1/2に設定されている。 【0095】プレート線401は、ビット線方向にオフ. セットする一対のメモリセルの強誘電体キャパシタのス トレージノード404a~404hに対して共通に設け られている。

【0096】ワード線402a、402bは、ワード線 方向の同一線上に位置する強誘電体キャパシタのストレ ージノード (404a、404c、404e、404 g) (404b, 404d, 404f, 404h) E 10 対して個別に設けられている。 すなわち、2本のワード 線402a、402bに対して、1本のプレート線40 1が設けられている。

【0097】ビット線403a~403hは、各ストレ ージノード404a~404hの上を個別に延びてい

【0098】ビット線コンタクト407は、各ビット線 403a~403hの下で且つビット線方向に隣接する プレート線401同士の間に配置されている。

【0099】ところで、プレート線401とストレージ ノード404a~404hとは同じ材料からなるため、 加工可能な最小間隔は等しくなるので、ビット線方向に 隣接する一対のストレージノード (404a、404 b) (404c, 404d), (404e, 404 f)、(404g、404h)同士の距離C1は、第1 の従来例における第2のプレート線間距離C1と等しく

【0100】第4の実施形態においては、2行分のスト レージノード404a~404hを含むプレート線40 1の線幅 b 2 は、b 2 < 2 b 1 + c 1 の関係を満たす。 【0101】第4の実施形態に係る強誘電体メモリセル 408のビット線方向の長さL4は、L4=a1+b2 < a 1 + 2 b 1 + c 1 の関係を満たす。

【0102】第4の実施形態に係る強誘電体メモリセル 408のワード線方向の長さは、第1の従来例に係る強 誘電体メモリセル18のワード線方向の長さW11の1 /2であると共に、前述のように、第1の従来例に係る 強誘電体メモリセル18の面積S11は、S11=(a 1/2+b1+c1/2)×W11であるから、第4の 実施形態に係る強誘電体メモリセル408の面積S4 40 は、S4=(a1+2b1)×W11/2<(a1+2 $b1+c1) \times W11/2 < (a1/2+b1+c1/$ 2) ×W11=S11の関係を満たす。

【0103】従って、第4の実施形態に係る強誘電体メ モリセル408の面積54は、第1の従来例に係る強誘 電体メモリセル18の面積S11よりも小さくなる。

【0104】(第4の実施形態の変形例)図11は、第 1の実施形態の変形例に係る強誘電体メモリセルアレイ のレイアウトを示している。

【0105】該変形例においては、第1の実施形態と同

07の近傍部には切り欠き部が形成されており、ワード 線402a、402bは、ストレージノードコンタクト 405とビット線コンタクト407との間を折れ曲がり ながらジグザグ状に延びており、活性領域406は、ビ ット線方向に隣接する一対のストレージノードコンタク ト405と、該一対のストレージノードコンタクト40

【0106】(第5の実施形態)以下、第5の実施形態 に係る強誘電体メモリについて、図12、図13及び図 14を参照しながら説明する。

5に隣接するビット線コンタクト407とを結ぶように

L字状に形成されている。

【0107】図12及び図13は第4の実施形態に係る 強誘電体メモリセルアレイのレイアウトを示し、図14 は図12及び図13におけるB-B線の断面構造を示し ている。尚、図13は、図12に示すレイアウトから、 活性領域、ワード線、ビット線コンタクト及びストレー ジノードコンタクトのみを抜き出して示している。

【0108】図12、図13及び図14において、50 1a、501b、501c、501dは強誘電体キャパ シタの上部電極からなるプレート線を示し、502a、 502b、502c、502dは多結晶シリコンよりな りアクセストランジスタのゲート電極からなるワード線 を示し、503a、503b、503c、503dはア ルミニウム配線からなるビット線を示し、504a、5 04b、504c、504dは強誘電体キャパシタの下 部電極からなる強誘電体メモリセルのストレージノード を示し、508は1トランジスタ1キャパシタ型の1ビ ットの強誘電体メモリセルを示し、509は強誘電体メ モリセル508を構成するトランジスタを示している。 また、505はストレージノード504a~504dと 30 トランジスタ509の活性領域506とを接続するスト レージノードコンタクトを示し、507はビット線50 3 a ~ 5 0 3 d とトランジスタ 5 0 9 の活性領域 5 0 6 とを接続するピット線コンタクトを示している。

【0109】また、図12において、a1 は、ビット 線コンタクト507を介して隣接するプレート線501 a、501b間の第1のプレート線間距離を示し、b1 は、ストレージノード504a~504dを含むプレ ート線501a~501dの線幅を示し、c1 は、ビット線コンタクト507を介することなく隣接するプレ ート線501b、501c間の距離である第2のプレート線間距離を示している。

【0110】図12に示すように、プレート線501a~501dは、ワード線方向に隣接する強誘電体メモリセルのストレージノード504a~504dの上をワード線方向に延びている。

【0111】ビット線503a~503dは、ワード線方向に隣接する強誘電体メモリセルのストレージノード504a~504d同士の間を延びている。

【0112】ビット線コンタクト507は、ビット線5

03a~503dの下で且つビット線方向に隣接するプレート線(501a、501b)、(501c、501d)同士の間に配置されている。

20

【0113】トランジスタ509a,509bの活性領域506は、ビット線方向に隣接する一対のストレージノードコンタクト505a,505bから互いに互いに離れるように延びた後、ビット線503aの方に折れ曲がり、その後、ビット線503aの下側つまりストレージノード同士の間をビット線方向に延びている。

【0114】ワード線502a~502dは、活性領域506におけるストレージノード504a~504d同士の間をビット線方向に延びる領域の上に形成され相対的に広い幅を有するゲート電極部と、ストレージノード504a~504dの近傍に形成され相対的に狭い幅を有する配線部とを有している。

【0115】ところで、第5の実施形態においては、ワード線502a~502dは、活性領域506におけるストレージノード504a~504d同士の間をビット線方向に延びる領域の上に形成され相対的に広い幅を有するゲート電極部と、ストレージノード504a~504dの近傍に形成され相対的に狭い幅を有する配線部とを有しているため、トランジスタ509のゲート長を第2の従来例のトランジスタ29のゲート長と同一寸法に設定しても、ワード線502a~502dをプレート線501a~501dからはみ出さないように形成することができる。

【0116】第5の実施形態に係る強誘電体メモリセル 508のビット線方向の長さL5は、L5=a1/2+ b1+c1/2で与えられる。

【0117】一方、第2の従来例に係る強誘電体メモリセル28のビット線方向の長さL12は、L12=d+e+f+b1/2+c1/2で与えられる。

【0118】従って、L12-L5=(d+e+f)-(a1/2+b1/2) が成り立つ。

【0119】ところで、第2の従来例の課題の項において説明したように、d+e+f=a2/2+b1/2>a1/2+b1/2の関係があるので、L12>L5となる。

【0120】従って、第5の実施形態に係る強誘電体メモリセル508の面積を、第2の従来例に係る強誘電体メモリセル28の面積よりも小さくすることができる。 【0121】この場合、トランジスタ509のゲート長(=e)が大きくなればなるほど、第5の実施形態に係る強誘電体メモリセル508の面積と、第2の従来例に係る強誘電体メモリセル28の面積との差は大きくなス

【0122】(第6の実施形態)以下、第6の実施形態 に係る強誘電体メモリについて、図15、図16及び図 17を参照しながら説明する。

【0123】図15~図17は第6の実施形態に係る強

誘電体メモリセルアレイのレイアウトを示している。 尚、図16は図15に示すレイアウトから、プレート 線、ワード線、ビット線、ストレージノード及びビット 線コンタクトのみを抜き出して示しており、図17は、 図15に示すレイアウトから、活性領域、ワード線、ビ ット線コンタクト及びストレージノードコンタクトのみ を抜き出して示している。

【0124】図15~図17において、601a、60 1b、601c、601dは強誘電体キャパシタの上部 電極からなるプレート線を示し、602a、602b、 602c、602dは多結晶シリコンよりなりアクセス トランジスタのゲート電極からなるワード線を示し、6 03a、603b、603c、603dはアルミニウム 配線からなるビット線を示し、604a、604b、6 04c、604dは強誘電体キャパシタの下部電極から なる強誘電体メモリセルのストレージノードを示し、6 08は1トランジスタ1キャパシタ型の1ビットの強誘 電体メモリセルを示し、609は強誘電体メモリセル6 08を構成するトランジスタを示している。また、60 5はストレージノード604aとトランジスタ609の 20 活性領域606とを接続するストレージノードコンタク トを示し、607は、ビット線603aとトランジスタ 609の活性領域606とを接続するビット線コンタク トを示している。

【0125】図15及び図16において、a1は、ビッ ト線コンタクト607を介して隣接するプレート線(6 01a、601b)、(601c、601d)間の距離 である第1のプレート線間距離を示し、b1は、ストレ ージノード604a~604dを含むプレート線601 a~601dの線幅を示し、c1は、ピット線コンタク 30 ト607を介することなく隣接するプレート線601 b、601c間の距離である第2のプレート線間距離を 示している。

【0126】図15に示すように、ビット線コンタクト 60.7を介してビット線方向に隣接する強誘電体メモリ セル(608aと608b)の強誘電体キャパシタのス トレージノード (第1行目のストレージノード604a と第4行目のストレージノード604e) 同士はワード 線方向にオフセットしないように(ビット線方向の同一 線上に位置するように)配置されている一方、ビット線 40 コンタクト607を介することなく同一のビット線を共 有し且つ隣接する強誘電体メモリセル(608aと60 8 c、又は608bと608d) の強誘電体キャパシタ のストレージノード(第1行目のストレージノード60 4 a と第2行目のストレージノード604f、又は第3 行目のストレージノード604gと第4行目のストレー ジノード608b) 同士はワード線方向にオフセットす るように配置されている。

【0127】尚、強誘電体メモリセル608のワード線 方向の長さは、第2の従来例に係る強誘電体メモリセル 50 /2+c1/2)×W12で与えられる。

28のワード線方向の長さの1/2に設定されている。 【0128】ビット線603aは、ビット線方向に延び た後、ビット線コンタクト607を介することなく同一 のビット線を共有し且つ隣接する強誘電体メモリセル (608aと608c) の間をワード線方向に折れ曲が り、その後、ビット線コンタクト607を介してビット 線方向に隣接するメモリセル (608aと608b) の 強誘電体キャパシタのストレージノード(第1行目のス トレージノード604aと第4行目のストレージノード 608b)の間をビット線方向に延びた後、ビット線コ ンタクト607を介することなく同一のビット線を共有 し且つ隣接するメモリセル(608bと608d)の強 誘電体キャパシタのストレージノード(第3行目のスト レージノード604gと第4行目のストレージノード6 08b)の間をワード線方向に折れ曲がり、その後、ビ

【0129】活性領域606は、ビット線コンタクト6 07を共有し且つワード線方向にオフセットすることな く配置された1組のストレージノード(第1行目及び第 4行目のストレージノード)同士の間を延びている。

ット線方向に延びている。

【0130】従って、プレート線601aを駆動すると きにはワード線602bを動作させる一方、プレート線 601bを駆動するときにはワード線602aを動作さ せる。

【0131】ワード線602a~602dは、活性領域 606の上に形成され相対的に広い幅を有するゲート電 極部と、ストレージノード604a~604dの近傍に 形成され相対的に狭い幅を有する配線部とを有してい

【0132】第6の実施形態においては、ワード線60 2 b は、活性領域 6 0 6 の上に形成され相対的に広い幅 を有するゲート電極部と、ストレージノード604a~ 604 d の近傍に形成され相対的に狭い幅を有する配線 部とを有しているため、活性領域606上のみにおいて トランジスタ609のゲート長を第2の従来例のトラン ジスタ29のゲート長と同一寸法に設定することができ

【0133】第6の実施形態に係る強誘電体メモリセル 608のビット線方向の長さL6は、L6=a1+2b 1+c1で与えられる。

【0134】第6の実施形態に係る強誘電体メモリセル 608のワード線方向の長さは、第2の従来例に係る強 誘電体メモリセル28のワード線方向の長さW12の1 / 2 であるから、第 6 の実施形態に係る強誘電体メモリ セル608の面積S6は、S6=(a1+2b1+c 1) \times W12/2= (a1/2+b1+c1/2) \times W 12で与えられる。

【0135】一方、第2の従来例に係る強誘電体メモリ セル28の面積S12は、S12=(d+e+f+b1 【0136】従って、S12-S6= { (d+e+f) - (a1/2+b1/2)]×W12が成り立つ。

【0137】ところで、第2の従来例の課題の項において説明したように、d+e+f=a2/2+b1/2>a1/2+b1/2の関係があるので、S12>S6となる。

【0138】従って、第6の実施形態に係る強誘電体メモリセル608の面積を、第2の従来例に係る強誘電体メモリセル28の面積よりも小さくすることができる。

【0139】この場合、トランジスタ609のゲート長 10 (=e) が大きくなればなるほど、第6の実施形態に係る強誘電体メモリセル508の面積S6と、第2の従来例に係る強誘電体メモリセル28の面積S12との差は大きくなる。

【0140】 (第7の実施形態) 以下、第7の実施形態 に係る強誘電体メモリについて、図18及び図19を参 照しながら説明する。

【0141】図18及び図19は第7の実施形態に係る 強誘電体メモリセルアレイのレイアウトを示している。 尚、図19は、図18に示すレイアウトから、活性領 域、ワード線、ビット線コンタクト及びストレージノー ドコンタクトのみを抜き出して示している。

【0142】図18及び図19において、701は強誘 電体キャパシタの上部電極からなるプレート線を示し、 702は多結晶シリコンよりなりアクセストランジスタ のゲート電極からなるワード線を示し、703a、70 3b, 703c, 703d, 703e, 703f, 70 3g、703hはアルミニウム配線からなるビット線を 示し、704a、704b、704c、704d、70 4 e、704f、704g、704hは強誘電体キャパ シタの下部電極からなる強誘電体メモリセルのストレー ジノードを示し、708は1トランジスタ1キャパシタ 型の1ビットの強誘電体メモリセルを示し、709は強 誘電体メモリセル708を構成するトランジスタを示し ている。また、705はストレージノード704a~7 04hとトランジスタ709の活性領域706とを接続 するストレージノードコンタクトを示し、707は、ビ ット線703a~703hとトランジスタ709の活性 領域706とを接続するビット線コンタクトを示してい る。

【0143】図18において、a1は、ビット線コンタクト707を介して隣接するプレート線701間の距離を示し、b1は、第2の従来例におけるストレージノードを含むプレート線21a、21bの線幅を示し、b2は2行分のストレージノード704a~704hを含むプレート線701の線幅を示し、c1は、第2の従来例におけるビット線コンタクト27を介することなく隣接するプレート線21b、21c間の距離を示している。

【0144】図18に示すように、プレート線701 は、2行分の強誘電体キャパシタのストレージノード7 50 04a~704h (例えば、第2行目のストレージノード704a、704c、704e、704g、及び第3行目のストレージノード704b、704d、704f、704h) に対して共通に設けられている。

【0145】プレート線701を共通とする2行分の強誘電体キャパシタのストレージノード $704a\sim704$ hのうち、一方の行(例えば第2行目)のストレージノード704a、704c、704e、704gと、他方の行(例えば第3行目)のストレージノード704b、704d、704f、704hとは、ピット線方向に互いにオフセットするように配置されている。

【0146】尚、強誘電体メモリセル708のワード線方向の長さは、第2の従来例に係る強誘電体メモリセル28のワード線方向の長さの1/2に設定されている。

【0147】ワード線702は、プレート線701を共通とする2行分の強誘電体キャパシタ同士の間(例えば、第2行目のストレージノード704a、704c、704e、704gと第3行目のストレージノード704b、704d、704f、704hとの間)に配置されていると共に、プレート線701を共通とする2行分の強誘電体キャパシタと対応するトランジスタ709に対して共通に設けられている。

【0148】ビット線703a~703hは、プレート線701を共通とする2行分の強誘電体キャパシタに対して個別に設けられていると共に、ビット線コンタクト707はビット線703a~703hの下側で且つプレート線701同士の間の領域に配置されている。

【0149】ところで、プレート線701とストレージノード704a~704hとは同じ材料からなるため、加工可能な最小間隔は等しくなるので、プレート線701を共通とする2行分の強誘電体キャパシタのストレージノード704a~704hのうち、一方の行(例えば第2行目)のストレージノード704a、704c、704e、704gと、他方の行(例えば第3行目)のストレージノード704b、704d、704f、704hとの距離C1は、第2の従来例における第2のプレート線間距離C1と等しくなる。

【0150】また、ワード線702の線幅、つまりトランジスタ709のゲート長は、プレート線701を共通とする2行分の強誘電体キャパシタのストレージノード704a~704hのうち、一方の行(例えば第2行目)のストレージノード704a、704c、704e、704gと、他方の行(例えば第3行目)のストレージノード704b、704d、704f、704hとの距離と同程度に設定することが可能であるから、強誘電体メモリセル708の面積はトランジスタ709のゲート長に依存しない。このため、強誘電体メモリセル708の面積に影響を及ぼすことなくトランジスタ709のゲート長を大きくすることができる。

【0151】第7の実施形態においては、2行分のスト

• • • • •

26

レージノード704a~704hを含むプレート線70 1の線幅b2は、b2<2b1+c1の関係を満たす。 【0152】従って、第7の実施形態に係る強誘電体メ モリセル708のピット線方向の長さL7は、L7=a 1+b2<a1+2b1+c1で与えられる。

【0153】ところで、第7の実施形態に係る強誘電体 メモリセル708のワード線方向の長さは、第2の従来 例に係る強誘電体メモリセル28のワード線方向の長さ W12の1/2に設定されているため、第2の従来例に 係る強誘電体メモリセル28のワード線方向の長さをW 10 12とし、強誘電体メモリセル28の面積をS12とす ると、第7の実施形態に係る強誘電体メモリセル708 の面積S7は、S7=(a1+b2)×W12/2< $(a 1 + 2 b 1 + c 1) \times W12/2 < (a 1/2 + b)$ 1+c1/2) ×W12=S12の関係を満たす。

【0154】従って、第7の実施形態に係る強誘電体メ モリセル708の面積を、第2の従来例に係る強誘電体 メモリセル28の面積よりも小さくすることができる。 【0155】(第8の実施形態)以下、第8の実施形態

に係る強誘電体メモリについて、図20及び図21を参 20 照しながら説明する。

【0156】図20及び図21は第8の実施形態に係る 強誘電体メモリセルアレイのレイアウトを示している。 尚、図21は、図20に示すレイアウトから、活性領 域、ワード線、ビット線コンタクト及びストレージノー ドコンタクトのみを抜き出して示している。

【0157】図20及び図21において、801a、8 01b、801c、801dは強誘電体キャパシタの上 部電極からなるプレート線を示し、802a、802d は多結晶シリコンよりなりアクセストランジスタのゲー ト電極からなる第1のワード線を示し、8026、80 2 c は多結晶シリコンよりなりアクセストランジスタの ゲート電極からなる第2のワード線を示し、803a、 803b, 803c, 803d, 803e, 803f, 803g、803hはアルミニウム配線からなるビット 線を示し、804a、804b、804c、804d、 804e、804f、804g、804hは強誘電体キ ャパシタの下部電極からなる強誘電体メモリセルのスト レージノードを示し、808a、808bは1トランジ スタ1キャパシタ型の1ビットの強誘電体メモリセルを 40 示し、809a、809bは強誘電体メモリセル808 を構成するトランジスタを示し、810はショートチャ ネルトランジスタを示している。また、805a、80 5 b はストレージノード804a、804bとトランジ スタ809a、809bの活性領域806a、806b とを接続するストレージノードコンタクトを示し、80 7a、807bは、ビット線803a~803hとトラ ンジスタ809a、809bの活性領域806a、80 6 b とを接続するビット線コンタクトを示している。

【0158】図20において、a2は、ビット線コンタ 50 aは、通常のトランジスタ809aとショートチャネル

クト807を介して隣接するプレート線801b、80 1 c 間の距離である第1のプレート線間距離を示し、b 1は、ストレージノード804a~804hを含むプレ ート線801a~801dの線幅を示し、c1は、ビッ ト線コンタクト807を介することなく隣接するプレー ト線801a、801b間の距離である第2のプレート 線間距離を示し、dは第2のワード線802bの一方の 側端とビット線コンタクト807a、807bの中心と の距離を示し、eは第2のワード線802bの線幅を示 し、fは第2のワード線802bの他方の側端とストレ ージノードコンタクト805bの中心との距離を示して いる。尚、第1のプレート線間距離 a 2は、プレート線 801b、801cの加工により得られる最小の距離で はない。

【0159】図20に示すように、ワード線方向に隣接 する一対の強誘電体メモリセル808a、808bの強 誘電体キャパシタのストレージノード804a、804 bはピット線方向にオフセットするように配置されてい る。

【0160】尚、強誘電体メモリセル808a、808 bのワード線方向の長さは、第2の従来例に係る強誘電 体メモリセル28のワード線方向の長さの1/2に設定 されている。

【0161】プレート線801a、801bは、ワード 線方向に隣接する強誘電体メモリセルのストレージノー ド804a、804bに対して個別に設けられている。

【0162】ワード線方向に隣接する一対の強誘電体メ モリセル808a、808bのうちの一方の強誘電体メ モリセル808aを構成するトランジスタ809aの活 性領域806aは、他方の強誘電体メモリセル808b を構成する強誘電体キャパシタのストレージノード同士 の間を他方の強誘電体メモリセル808bのプレート線 801bと交差してビット線方向に延びていると共に、 他方の強誘電体メモリセル808bを構成するトランジ スタ809bの活性領域806bは、一方の強誘電体メ モリセル808aを構成するプレート線801aとは交 差しない。

【0163】第1のワード線802aは、一方の強誘電 体メモリセル808aを構成するトランジスタ809a と対応していると共に、第2のワード線802bは、他 方の強誘電体メモリセル808bを構成するトランジス タ809bと対応している。

【0164】第2のワード線802bは、一方の強誘電 体メモリセル808aを構成するトランジスタ809a の活性領域806aと交差する領域においては、該活性 領域806aをオフ状態にさせることがない程度に狭い 幅に形成されており、これによって、ショートチャネル トランジスタ810が形成されている。

【0165】従って、一方の強誘電体メモリセル808

30

20 Sec. 30

28

トランジスタ810とを有している。この場合、ショー トチャネルトランジスタ810のソース・ドレイン間は 低インピーダンスであるので、ショートチャネルトラン ジスタ810が一方の強誘電体メモリセル808aの動 作に与える影響は無視することができる。

【0166】また、ショートチャネルトランジスタ81 0を用いることにより、活性領域806aは一方の強誘 電体メモリセル808aのストレージノード804aと 接続されるトランジスタ809aを構成する第1のワー ド線802aとは異なる第2のワード線802bと交差 10 している。

【0167】第8の実施形態に係る強誘電体メモリセル 808a、808bのビット線方向の長さL8は、L8 =d+e+f+b1/2+c1+b1+c1/2で与え られる。

【0168】第8の実施形態に係る強誘電体メモリセル 808a、808bのワード線方向の長さは第2の従来 例に係る強誘電体メモリセル28のワード線方向の長さ W12の1/2であるから、強誘電体メモリセル808 a、808bの面積S8は、S8=(d+e+f+b1 20 /2+c1+b1+c1/2) ×W12/2で与えられ る。

【0169】d+e+f>b1/2+c1/2 の関係 があるから、S8<(2d+2e+2f+b1+c1) $\times W12/2 < (d+e+f+b1/2+c1/2) \times$ W12=S12(第2の従来例に係る強誘電体メモリセ ル28の面積)の関係が成り立つ。

【0170】従って、第8の実施形態に係る強誘電体メ モリセル808a、808bの面積を、第2の従来例に 係る強誘電体メモリセル28の面積よりも小さくするこ 30

【0171】(第9の実施形態)以下、第9の実施形態 に係る強誘電体メモリについて、図22、図23及び図 24を参照しながら説明する。

【0172】図22及び図23は第9の実施形態に係る 強誘電体メモリセルアレイのレイアウトを示し、図24 は図22及び図23におけるC-C線の断面構造を示し ている。尚、図23は、図22に示すレイアウトから、 活性領域、ワード線、ビット線コンタクト及びストレー ジノードコンタクトのみを抜き出して示している。

【0173】図22、図23及び図24において、90 1a、901b、901c、901dは強誘電体キャパ シタの上部電極からなるプレート線を示し、902a、 902b、902cは多結晶シリコンよりなりアクセス トランジスタのゲート電極からなるワード線を示し、9 03a、903b、903c、903dは活性領域から なるビット線を示し、904a、904b、904c、 904 d は強誘電体キャパシタの下部電極からなる強誘 電体メモリセルのストレージノードを示し、908は1 トランジスタ1キャパシタ型の1ビットの強誘電体メモ 50 さを小さくすることができるので、メモリセルの面積ひ

リセルを示し、909は強誘電体メモリセル908を構 成するトランジスタを示している。また、905はスト レージノード904a~904dと活性領域からなるビ ット線903a~903dとを接続するストレージノー ドコンタクトを示している。

【0174】図22において、b1は、ストレージノー ド904a~904dを含むプレート線901a~90 1 dの線幅を示し、c 1 はビット線コンタクトを介する ことなく隣接するプレート線901a、901b間の距 離を示している。

【0175】ビット線は、ビット線方向に並ぶ強誘電体 メモリセル908のトランジスタ909の活性領域と一 体に形成されていると共に、ワード線方向に隣接する一 対の強誘電体メモリセル908の強誘電体キャパシタの ストレージノード904a~904d同士の間をビット 線方向に延びている。

【0176】ワード線902a~902cは、ワード線 方向に並ぶ強誘電体メモリセル908のトランジスタ9 09に共通に設けられている。また、ワード線902a ~902cは、ビット線903a~903dの上におい て該ビット線903a~903dをオフ状態にさせるこ とがない狭い幅の配線部を有していると共に、トランジ スタ909の活性領域の上に形成され、狭い幅を持つ配 線部よりも幅が広いゲート電極部とを有している。

【0177】第9の実施形態においては、ビット線90 3a~903dは活性領域からなるため、アルミニウム 配線からなるビット線を有している場合とは異なり、ビ ット線と活性領域とを接続するビット線コンタクトは不 要である。

【0178】第9の実施形態に係る強誘電体メモリセル 908のビット線方向の長さL9は、L9=b1+c1 で与えられる。

【0179】d+e+f>c1/2+b1/2 の関係 があるから、L9 = (b1/2 + c1/2) + (b1/2 + c1/2)2+c1/2) < d+e+f+(b1/2+c1/2)=L12 (第2の従来例に係る強誘電体メモリセル28 のビット線方向の長さ)の関係が成り立つ。

【0180】従って、第9の実施形態に係る強誘電体メ モリセル908の面積を、第2の従来例に係る強誘電体 40 メモリセル28の面積よりも小さくすることができる。

[0181]

【発明の効果】本発明に係る第1~第4の強誘電体メモ リによると、第1の従来例に比べて、メモリセルの面積 ひいてはメモリセルアレイの面積を低減することができ

【0182】また、本発明に係る第5~第9の強誘電体 メモリによると、トランジスタのゲート長を第2の従来 例のトランジスタのゲート長と同一寸法に設定しても、 第2の従来例に比べて、メモリセルのビット線方向の長 9.9

いてはメモリセルアレイの面積を低減することができ る.

【図面の簡単な説明】

【図1】第1の実施形態に係る強誘電体メモリのレイア ウト図である。

【図2】第1の実施形態に係る強誘電体メモリのレイア ウト図である。

【図3】第1の実施形態に係る強誘電体メモリの断面図 であって、図1及び図2におけるA-A線の断面図であ る。

【図4】第1の実施形態の変形例に係る強誘電体メモリ のレイアウト図である。

【図5】第2の実施形態に係る強誘電体メモリのレイア ウト図である。

【図6】第2の実施形態に係る強誘電体メモリのレイア ウト図である。

【図7】第3の実施形態に係る強誘電体メモリのレイア ウト図である。

【図8】第3の実施形態に係る強誘電体メモリのレイア ウト図である。

【図9】第4の実施形態に係る強誘電体メモリのレイア ウト図である。

【図10】第4の実施形態に係る強誘電体メモリのレイ アウト図である。

【図11】第4の実施形態の変形例に係る強誘電体メモ リのレイアウト図である。

【図12】第5の実施形態に係る強誘電体メモリのレイ アウト図である。

【図13】第5の実施形態に係る強誘電体メモリのレイ アウト図である。

【図14】第5の実施形態に係る強誘電体メモリの断面 図であって、図13及び図14におけるB-B線の断面 図である。

【図15】第6の実施形態に係る強誘電体メモリのレイ アウト図である。

【図16】第6の実施形態に係る強誘電体メモリのレイ アウト図である。

【図17】第6の実施形態に係る強誘電体メモリのレイ アウト図である。

【図18】第7の実施形態に係る強誘電体メモリのレイ 40 206 活性領域 アウト図である。

【図19】第7の実施形態に係る強誘電体メモリのレイ アウト図である。

【図20】第8の実施形態に係る強誘電体メモリのレイ アウト図である。

【図21】第8の実施形態に係る強誘電体メモリのレイ アウト図である。

【図22】第9の実施形態に係る強誘電体メモリのレイ アウト図である。

【図23】第9の実施形態に係る強誘電体メモリのレイ 50 305 ストレージノード

アウト図である。

【図24】第9の実施形態に係る強誘電体メモリの断面 図であって、図22及び図23におけるC-C線の断面 図である。

【図25】第1及び第2の従来例並びに第1~第9の実 施形態に係る強誘電体メモリの回路構成を示す図であ る。

【図26】第1の従来例に係る強誘電体メモリのレイア ウト図である。

10 【図27】第1の従来例に係る強誘電体メモリのレイア ウト図である。

【図28】第1の従来例に係る強誘電体メモリの断面図 であって、図26及び図27におけるD-D線の断面図

【図29】第2の従来例に係る強誘電体メモリのレイア ウト図である。

【図30】第2の従来例に係る強誘電体メモリのレイア ウト図である。

【図31】第2の従来例に係る強誘電体メモリの断面図 20 であって、図29及び図30におけるE-E線の断面図 である。

【符号の説明】

101a、101b、101c、101d プレート線 102a、102b、102c、102d ワード線 103a、103b、103c、103d ビット線 104a、104b、104c、104d ストレージ

105 ストレージノードコンタクト

106 活性領域

ノード

30 107 ビット線コンタクト

108 強誘電体メモリセル

109 トランジスタ

201a、201b プレート線

202a、202b ワード線

203a, 203b, 203c, 203d, 203e,

203f、203g、203h ピット線

204a, 204b, 204c, 204d, 204e,

204f、204g、204h ストレージノード

205 ストレージノードコンタクト

207 ビット線コンタクト

208 強誘電体メモリセル

209a、209b トランジスタ

301a、301b、301c、301d プレート線

302a、302b ワード線

303a, 303b, 303c, 303d, 303e,

303f、303g、303h ビット線

304a, 304b, 304c, 304d, 304e,

304f、304g、304h ストレージノード

306 活性領域

307 ビット線コンタクト

308 強誘電体メモリセル

309a、309b トランジスタ

401 プレート線

402a、402b ワード線

403a, 403b, 403c, 403d, 403e,

403f、403g、403h ビット線

404a, 404b, 404c, 404d, 404e,

404f、404g、404h ストレージノード

405 ストレージノードコンタクト

406 活性領域

407 ピット線コンタクト

408 強誘電体メモリセル

409 トランジスタ

501a、501b、501c、501d プレート線

502a、502b、502c、502d ワード線

503a、503b、503c、503d ビット線

504a、504b、504c、504d ストレージ

505 ストレージノードコンタクト

506 活性領域

507 ビット線コンタクト

508 強誘電体メモリセル

509 トランジスタ

601a、601b、601c、601d プレート線

602a、602b、602c、602d ワード線

603a、603b、603c、603d ピット線

604a、604b、604c、604d ストレージ

ノード

605 ストレージノードコンタクト

606 活性領域

607 ビット線コンタクト

608 強誘電体メモリセル

609 トランジスタ

701 プレート線

702 ワード線

703a, 703b, 703c, 703d, 703e,

32

703f、703g、703h ビット線

704a, 704b, 704c, 704d, 704e,

704f、704g、704h ストレージノード

705 ストレージノードコンタクト

706 活性領域

10 707 ビット線コンタクト

708 強誘電体メモリセル

709 トランジスタ

801a、801b、801c、801d プレート線

802a、802d 第1のワード線

802c、802c 第2のワード線

803a, 803b, 803c, 803d, 803e,

803f、803g、803h ピット線

804a, 804b, 804c, 804d, 804e,

804f、804g、804h ストレージノード

20 805a、805b ストレージノードコンタクト

806a、806b 活性領域

807a、807b ビット線コンタクト

808a、808b 強誘電体メモリセル

809a、809b トランジスタ

810 ショートチャネルトランジスタ

901a、901b、901c、901d プレート線

902a、902b、902c ワード線

903a、903b、903c、903d ビット線

(活性領域)

30 904a、904b、904c、904d ストレージ


ノード

905 ストレージノードコンタクト


908 強誘電体メモリセル

909 トランジスタ


【図3】




【図6】




【図1】




【図4】




【図14】




[図2]




【図5】




【図8】




[図7]




[図9]




【図10】




【図11】




[図25]




【図12】




【図13】




【図15】




【図16】




【図24】




【図17】




【図19】




【図27】







【図18】




【図20】




【図21】




【図23】




【図28】




【図22】




【図26】



【図31】



【図29】



【図30】

